1、问答题  按电路功能或信号类型分，半导体集成电路分为哪几类？

点击查看答案

本题答案：数字集成电路，模拟集成电路，数模混合集成电路。
本题解析：试题答案数字集成电路，模拟集成电路，数模混合集成电路。

2、问答题  为什么MOS晶体管会存在饱和区和非饱和区之分（不考虑沟道调制效应）？

点击查看答案

本题答案：晶体管开通后，其漏源电流随着漏源电压而变化。当漏源电压
本题解析：试题答案晶体管开通后，其漏源电流随着漏源电压而变化。当漏源电压很小时，随着漏源电压的值的增大，沟道内电场强度增加，电流随之增大，呈现非饱和特性；而当漏源电压超过一定值时，由于载流子速度饱和（短沟道）或者沟道夹断（长沟道），其漏源电流基本不随漏源电压发生变化，产生饱和特性。

3、问答题  耗尽型负载nMOS反相器相比于增强型负载nMOS反相器有哪些好处？

点击查看答案

本题答案：耗尽型负载nMOS反相器的制造工艺更加复杂，但可以有陡
本题解析：试题答案耗尽型负载nMOS反相器的制造工艺更加复杂，但可以有陡峭的VTC过渡和更好的噪声容限，并且是单电源供电，整体的版图面积也较小。另外，在CMOS电路中使用耗尽型晶体管还能减少漏电流。

4、问答题  四管与非门中，如果高电平过低，低电平过高，分析其原因，如与改善方法，请说出你的想法。

点击查看答案

本题答案：输出高电平偏低：VCE3和R5上的电压过大，可以通过减
本题解析：试题答案输出高电平偏低：VCE3和R5上的电压过大，可以通过减小VCE3和IC3来实现。
输出高电平偏高：VCE5上的电压偏高，可以通过增加IB5来增大Q5饱和度。

5、问答题  什么是器件的亚阈值特性，对器件有什么影响？

点击查看答案

本题答案：器件的亚阈值特性是指在分析MOSFET时，当Vgs本题解析：试题答案器件的亚阈值特性是指在分析MOSFET时，当Vgs影响：亚阈值导电会导致较大的功率损耗，在大型电路中，如内存中，其信息能量损耗可能使存储信息改变，使电路不能正常工作。

6、名词解释  开门电平

点击查看答案

本题答案：开门电平VIHmin-为保证输出为额定低电平时的最小输
本题解析：试题答案开门电平VIHmin-为保证输出为额定低电平时的最小输入高电平（VON）。

7、问答题  降低电路的功耗有哪些方法？

点击查看答案

本题答案：电路的功耗主要由动态功耗决定，而动态功耗取决于负载电容
本题解析：试题答案电路的功耗主要由动态功耗决定，而动态功耗取决于负载电容、电源电压和时钟频率，所以减少负载电容，降低电源电压，降低开关活动性是有效降低电路功耗的方法。

8、问答题  相对于五管与非门六管与非门的结构在那些部分作了改善，分析改进部分是如何工作的？

点击查看答案

本题答案：六管单元用有源泄放回路RB-RC-Q6代替了R3；本题解析：试题答案六管单元用有源泄放回路RB-RC-Q6代替了R3；
由于RB的存在，使Q6比Q5晚导通，所以Q2发射基的电流全部流入Q5的基极，是他们几乎同时导通，改善了传输特性的矩形性，提高了抗干扰能力。当Q5饱和后Q6将会替它分流，限制了Q5的饱和度提高了电路速度。
在截至时Q6只能通过电阻复合掉存储电荷，Q6比Q5晚截至，所以Q5快速退出饱和区。

9、名词解释  逻辑摆幅

点击查看答案

本题答案：-输出电平的最大变化区间，VL=VOH-VOL。本题解析：试题答案-输出电平的最大变化区间，VL=VOH-VOL。

10、问答题  在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响是？

点击查看答案

本题答案：电阻率过大将增大集电极串联电阻，扩大饱和压降，若过小耐
本题解析：试题答案电阻率过大将增大集电极串联电阻，扩大饱和压降，若过小耐压低，结电容增大，且外延时下推大。

11、问答题  阐述静态存储和动态存储的不同的的存储方法。

点击查看答案

本题答案：静态存储器一般采用正反馈的存储机理而动态存储一般采用基
本题解析：试题答案静态存储器一般采用正反馈的存储机理而动态存储一般采用基于电荷的存储机理。

12、问答题  以p阱CMOS工艺为基础的BiCMOS的有哪些不足？

点击查看答案

本题答案：NPN晶体管电流增益小，集电极串联电阻大，NPN管的C
本题解析：试题答案NPN晶体管电流增益小，集电极串联电阻大，NPN管的C极只能接固定电位。

13、问答题  什么叫半导体集成电路？

点击查看答案

本题答案：通过一系列的加工工艺，将晶体管，二极管等有源器件和电阻
本题解析：试题答案通过一系列的加工工艺，将晶体管，二极管等有源器件和电阻，电容等无源元件，按一定电路互连。集成在一块半导体基片上。封装在一个外壳内，执行特定的电路或系统功能。

14、名词解释  静态功耗

点击查看答案

本题答案：指某稳定状态下消耗的功率，是电源电压与电源电流之乘积。
本题解析：试题答案指某稳定状态下消耗的功率，是电源电压与电源电流之乘积。电路有两个稳态，则有导通功耗和截止功耗，电路静态功耗取两者平均值，称为平均静态功耗。

15、问答题  在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。

点击查看答案

本题答案：Q5管影响最大，他不但影响截至时间，还影响导通时间。当
本题解析：试题答案Q5管影响最大，他不但影响截至时间，还影响导通时间。当输出从低电平向高电平转化时，要求Q5快速退出饱和区，此时如果再导通时IB5越大，则保和深度约大，时间就越长。当输出从高电平向低电平转化时，希望Q5快速的存储的电荷放完，此时要求IB5尽可能的大。设计时，IB5的矛盾带来了很大的困难。

16、问答题  举例说明什么是有比反相器和无比反相器。

点击查看答案

本题答案：有比反相器在输出低电平时，驱动管和负载管同时导通，其输
本题解析：试题答案有比反相器在输出低电平时，驱动管和负载管同时导通，其输出低电平由驱动管导通电阻和负载管导通电阻的分压决定。为保持足够低的低电平，两个等效电阻应保持一定的比值。当驱动管为增强型N沟MOSFET，负载管为电阻或增强型MOSFET或耗尽型MOSFET时，即E/R反相器、E/E反相器、E/D反相器属于有比反相器。
而无比反相器在输出低电平时，只有驱动管导通，负载管是截止的，理想情况下，输出低电平为0。当驱动管为增强型N沟MOSFET，负载管为P沟MOSFET时，即CMOS反相器即属于无比反相器，具有理想的输入低电平0。

17、问答题  简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？

点击查看答案

本题答案：PNP管为四层三结晶体管的寄生晶体管，当NPN晶体管工
本题解析：试题答案PNP管为四层三结晶体管的寄生晶体管，当NPN晶体管工作在正向工作区时，即NPN的发射极正偏，集电极反偏，那么寄生晶体管的发射极反偏所以它就截止，对电路没有影响。当NPN处于反向工作区时，寄生管子工作在正向工作区，它的影响不能忽略。当NPN工作在饱和区时寄生晶体管也工作在正向工作区，它减小了集电极电流，使反向NPN的发射极电流作为无用电流流向衬底。此时寄生效应也不能忽略。

18、名词解释  关门电平

点击查看答案

本题答案：关门电平VILmax-为保证输出为额定高电平时的最大输
本题解析：试题答案关门电平VILmax-为保证输出为额定高电平时的最大输入低电平（VOFF.。

19、问答题  简单叙述一下pn结隔离的NPN晶体管的光刻步骤。

点击查看答案

本题答案：第一次光刻：N+隐埋层扩散孔光刻
第二次光刻
本题解析：试题答案第一次光刻：N+隐埋层扩散孔光刻
第二次光刻：P隔离扩散孔光刻
第三次光刻：P型基区扩散孔光刻
第四次光刻：N+发射区扩散孔光刻
第五次光刻：引线孔光刻
第六次光刻：反刻铝

20、问答题  以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。

点击查看答案

本题答案：首先NPN具有较薄的基区，提高了其性能：N阱使得NPN
本题解析：试题答案首先NPN具有较薄的基区，提高了其性能：N阱使得NPN管C极与衬底断开，可根据电路需要接任意电位。缺点：来源:91考试网 www.91eXam.org集电极串联电阻还是太大，影响其双极器件的驱动能力。改进方法在N阱里加隐埋层，使NPN管的集电极电阻减小。提高器件的抗闩锁效应。

21、问答题  什么是MOS晶体管的闩锁效应，其对晶体管有什么影响？

点击查看答案

本题答案：在单阱工艺的MOS器件中（P阱为例），由于NMOS管源
本题解析：试题答案在单阱工艺的MOS器件中（P阱为例），由于NMOS管源与衬底组成PN结，而PMOS管的源与衬底也构成一个PN结，两个PN结串联组成PNPN结构，即两个寄生三极管（NPN和PNP），一旦有因素使得寄生三极管有一个微弱导通，两者的正反馈使得电流积聚增加，产生自锁现象。
影响：产生自锁后，如果电源能提供足够大的电流，则由于电流过大，电路将被烧毁。

22、问答题  集成电路中常用的电容有哪些？

点击查看答案

本题答案：反偏PN结电容和MOS电容器。
本题解析：试题答案反偏PN结电容和MOS电容器。

23、问答题  什么是沟道长度调制效应，对器件有什么影响？

点击查看答案

本题答案：MOS晶体管存在速度饱和效应。器件工作时，当漏源电压增
本题解析： 试题答案MOS晶体管存在速度饱和效应。器件工作时，当漏源电压增大时，实际的反型层沟道长度逐渐减小，即沟道长度是漏源电压的函数，这一效应称为“沟道长度调制效应”。
影响：当漏源电压增加时，速度饱和点在从漏端向源端移动，使得漏源电流随漏源电压增加而增加，即饱和区D和S之间电流源非理想。

24、问答题  什么是MOS晶体管的有源寄生效应？

点击查看答案

本题答案：MOS晶体管的有源寄生效应是指MOS集成电路中存在的一
本题解析：试题答案MOS晶体管的有源寄生效应是指MOS集成电路中存在的一些不希望的寄生双极晶体管、场区寄生MOS管和寄生PNPN（闩锁效应），这些效应对MOS器件的工作稳定性产生极大的影响。

25、问答题  OC门在结构上作了什么改进，它为什么不会出现TTL与非门并联的问题？

点击查看答案

本题答案：去掉TTL门的高电平的驱动级，oc门输出端用导线连接起
本题解析：试题答案去掉TTL门的高电平的驱动级，oc门输出端用导线连接起来，接到一个公共的上拉电阻上，实施线与，此时就不会出此案大电流灌入，Q5不会使输出低电平上升造成逻辑混乱。

26、问答题  MOS晶体管的短沟道效应是指什么，其对晶体管有什么影响？

点击查看答案

本题答案：短沟道效应是指：当MOS晶体管的沟道长度变短到可以与源
本题解析：试题答案短沟道效应是指：当MOS晶体管的沟道长度变短到可以与源漏的耗尽层宽度相比拟时，发生短沟道效应，栅下耗尽区电荷不再完全受栅控制，其中有一部分受源、漏控制，产生耗尽区电荷共享，并且随着沟道长度的减小，受栅控制的耗尽区电荷不断减少的现象。
影响：由于受栅控制的耗尽区电荷不断减少，只需要较少的栅电荷就可以达到反型，使阈值电压降低；沟道变短使得器件很容易发生载流子速度饱和效应。

27、问答题  采用MOSFET作为nMOS反相器的负载器件有哪些优点？

点击查看答案

本题答案：采用负载电阻会占用大量的芯片面积，而晶体管占用的硅片面
本题解析：试题答案采用负载电阻会占用大量的芯片面积，而晶体管占用的硅片面积通常比负载电阻小，并且有源负载反相器电路比无源负载反相器有更好的整体性能。

28、问答题  如何解决MOS器件中的寄生双极晶体管效应？

点击查看答案

本题答案：（1）增大基区宽度：由工艺决定；
（2）使衬
本题解析：试题答案（1）增大基区宽度：由工艺决定；
（2）使衬底可靠接地或电源。

29、问答题  简述硅栅p阱CMOS的光刻步骤。

点击查看答案

本题答案：P阱光刻，光刻有源区，光刻多晶硅，P+区光刻，N+区光
本题解析：试题答案P阱光刻，光刻有源区，光刻多晶硅，P+区光刻，N+区光刻，光刻接触孔，光刻铝线。

30、问答题  什么是集成双极晶体管的无源寄生效应？

点击查看答案

本题答案：在实际的集成晶体管中存在着点和存储效应和从晶体管有效基
本题解析：试题答案在实际的集成晶体管中存在着点和存储效应和从晶体管有效基区晶体管要引出端之间的欧姆体电阻，他们会对晶体管的工作产生影响。

31、问答题  按照器件类型分，半导体集成电路分为哪几类？

点击查看答案

本题答案：双极型（BJT）集成电路，单极型（MOS）集成电路，B
本题解析：试题答案双极型（BJT）集成电路，单极型（MOS）集成电路，Bi-CMOS型集成电路。

32、问答题  什么是特征尺寸？它对集成电路工艺有何影响？

点击查看答案

本题答案：集成电路中半导体器件的最小尺寸如MOSFET的最小沟道
本题解析：试题答案集成电路中半导体器件的最小尺寸如MOSFET的最小沟道长度。是衡量集成电路加工和设计水平的重要标志。它的减小使得芯片集成度的直接提高。

33、问答题  简述动态组合逻辑电路中存在的常见的三种问题，以及他们产生的原因和解决的方法。

点击查看答案

本题答案：动态组合逻辑电路中存在的常见的三种问题是电荷泄漏，电荷
本题解析：试题答案动态组合逻辑电路中存在的常见的三种问题是电荷泄漏，电荷分配和时钟馈通。
电荷泄漏产生的原因是与输出相连的MOS管的漏电流，导致输出的电压下降，可能造成输出电压的跳变，形成错误。解决办法是在电路中接入电荷保持电路，将输出拉回到高电平。
电荷分配产生的原因是电路中某些节点导通时各处存在的电容之间电荷的再分配，会导致电路阈值下降，影响输入结果。解决办法是在电路中对中间节点进行预充电。
时钟馈通产生的原因是预充电时时钟输入和动态输出节点的电容耦合引起的。它会导致COMS出现闩锁，影响输出结果。解决办法是在设计和布置动态电路版图时减少电容耦合情况的发生。

34、问答题  如何解决MOS器件的场区寄生MOSFET效应？

点击查看答案

本题答案：在第二次光刻生成有源区时，进行场氧生长前进行场区离子注
本题解析：试题答案在第二次光刻生成有源区时，进行场氧生长前进行场区离子注入，提高寄生MOSFET的阈值电压，使其不易开启；增加场氧生长厚度，使寄生MOSFET的阈值电压绝对值升高，不容易开启。

35、问答题  简述CMOS静态逻辑门功耗的构成。

点击查看答案

本题答案：CMOS静态逻辑门的功耗包括静态功耗和动态功耗。静态功
本题解析： 试题答案CMOS静态逻辑门的功耗包括静态功耗和动态功耗。静态功耗几乎为0。但对于深亚微米器件，存在泄漏电流引起的功耗，此泄漏电流包括栅极漏电流、亚阈值漏电流及漏极扩散结漏电流。
动态功耗包括短路电流功耗，即切换电源时地线间的短路电流功耗和瞬态功耗，即电容充放电引起的功耗两部分。

36、问答题  两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析改善部分是如何工作的。四管和五管与非门对静态和动态有那些方面的改进。

点击查看答案

本题答案：两管与非门：输出高电平低，瞬时特性差。
四管
本题解析：试题答案两管与非门：输出高电平低，瞬时特性差。
四管与非门：输出采用图腾柱结构Q3--D，由于D是多子器件，他会使Tplh明显下降。D还起到了点评位移作用，提高了输出电平。
五管与非门：达林顿结构作为输出级，Q4也起到点评位移作用，达林顿电流增益大，输出电阻小，提高电路速度和高电平负载能力。
四管和五管在瞬态中都是通过大电流减少Tplh.静态中提高了负载能力和输出电平。

37、问答题  请以PMOS晶体管为例解释什么是衬偏效应，并解释其对PMOS晶体管阈值电压和漏源电流的影响。

点击查看答案

本题答案：对于PMOS晶体管，通常情况下衬底和源极都接最高电位，
本题解析：试题答案对于PMOS晶体管，通常情况下衬底和源极都接最高电位，衬底偏压，此时不存在衬偏效应。而当PMOS中因各种应用使得源端电位达不到最高电位时，衬底偏压>0，源与衬底的PN结反偏，耗尽层电荷增加，要维持原来的导电水平，必须使阈值电压（绝对值）提高，即产生衬偏效应。
影响：使得PMOS阈值电压向负方向变大，在同样的栅源电压和漏源电压下其漏源电流减小。

38、问答题  为什么基区薄层电阻需要修正？

点击查看答案

本题答案：基区薄层电阻扩散完成后，还有多道高温处理工序，所以杂质
本题解析：试题答案基区薄层电阻扩散完成后，还有多道高温处理工序，所以杂质会进一步往里边推，同时表面的硅会进一步氧化。形成管子后，实际电阻比原来要高，所以需要修正。

39、问答题  双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？

点击查看答案

本题答案：双极性集成电路中最常用的电阻器是基区扩散电阻；MOS集
本题解析：试题答案双极性集成电路中最常用的电阻器是基区扩散电阻；MOS集成电路中常用的电阻有多晶硅电阻和用MOS管形成的电阻。

40、问答题  简述四层三结的结构的双极型晶体管中隐埋层的作用。

点击查看答案

本题答案：减小集电极串联电阻，减小寄生PNP管的影响。
本题解析：试题答案减小集电极串联电阻，减小寄生PNP管的影响。

41、问答题  为什么新的工艺中要用铜布线取代铝布线？

点击查看答案

本题答案：长时间较的电流流过铝条，会产生铝的电迁移的现象，结果是
本题解析：试题答案长时间较的电流流过铝条，会产生铝的电迁移的现象，结果是连线的一端生晶须，另一端则产生空洞，严重时甚至会断裂。

42、问答题  解释静态存储和动态存储的区别和优缺点比较。

点击查看答案

本题答案：区别在于动态存储需要频繁的刷新但是结构相对简单集成度高
本题解析：试题答案区别在于动态存储需要频繁的刷新但是结构相对简单集成度高。

43、问答题  为什么TTL与非门不能直接并联。

点击查看答案

本题答案：当电路直接并联后，所有高电平的输出电流全部灌入输出低电
本题解析：试题答案当电路直接并联后，所有高电平的输出电流全部灌入输出低电平的管子，可能会使输出低电平的管子烧坏。并会使数出低电平抬高，容易造成逻辑混乱。

44、名词解释  电压传输特性

点击查看答案

本题答案：指电路的输出电压VO随输入电压Vi变化而变化的性质或关
本题解析：试题答案指电路的输出电压VO随输入电压Vi变化而变化的性质或关系（可用曲线表示，与晶体管电压传输特性相似）。

45、问答题  按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对 应的英文缩写。

点击查看答案

本题答案：小规模集成电路（SSI），中规模集成电路（MSI），大
本题解析：试题答案小规模集成电路（ SSI），中规模集成电路（MSI），大规模集成电路（VSI），超大规模集成电路（VLSI），特大 规模集成电路（ULSI），巨大规模集成电路（GSI）